VLSI Design - VHDL Introduction-Tutorialspoint

advertenties

VHDL staat voor very high-speed integrated circuit hardware description language. Het is een programmeertaal die wordt gebruikt om een digitaal systeem te modelleren door Dataflow, gedragsmatige en structurele stijl van modelleren. Deze taal werd voor het eerst geïntroduceerd in 1981 voor het ministerie van Defensie (DoD) Onder het VHSIC-programma.

een ontwerp

in VHDL wordt een entiteit gebruikt om een hardwaremodule te beschrijven. Een entiteit kan worden beschreven met,

Entity declaration
architectuur
configuratie
Package declaration
Package body

laten we eens kijken wat zijn deze?

Entity Declaration

het definieert de namen, input output signalen en modi van een hardware module.

syntaxis−

entity entity_name is Port declaration;end entity_name;

een entity declaration moet beginnen met “entity” en eindigen met ” end ” zoekwoorden. De richting zal input, output of inout zijn.

in	kan de poort worden gelezen
Out	poort kan worden geschreven
Inout	poort kan gelezen en geschreven worden
Buffer	poort kan gelezen en geschreven worden, het kan slechts één bron hebben.

architectuur –

architectuur kan worden beschreven met behulp van structurele, dataflow, behavioral of gemengde stijl.

syntaxis−

architecture architecture_name of entity_name architecture_declarative_part;begin Statements;end architecture_name;

hier moeten we de naam van de entiteit opgeven waarvoor we het architectuurlichaam schrijven. De architectuurstatements moeten zich in het trefwoord ‘begin’ en ‘énd’ bevinden. Het declaratieve deel van de architectuur kan variabelen, constanten of component declaratie bevatten.

Gegevensstroommodellering

in deze modelleringsstijl wordt de gegevensstroom door de entiteit uitgedrukt met behulp van gelijktijdig (parallel) signaal. De gelijktijdige verklaringen in VHDL zijn wanneer en genereren.

naast deze opdrachten worden alleen operators gebruikt (en niet +,*, sll, enz.) kan ook worden gebruikt om code te construeren.

ten slotte kan een speciaal soort toewijzing, BLOCK genaamd, ook worden gebruikt in dit soort code.

In gelijktijdige code kan het volgende worden gebruikt: −

Operators
The WHEN statement (WHEN / ELSE of WITH / SELECT / WHEN);
the GENERATE statement;
the BLOCK statement

Behavioral Modeling

In deze modelleringsstijl wordt het gedrag van een entiteit als set van statements achtereenvolgens in de opgegeven volgorde uitgevoerd. Alleen statements geplaatst in een proces, functie of PROCEDURE zijn sequentieel.

processen, functies en PROCEDURES zijn de enige secties van code die achtereenvolgens worden uitgevoerd.

echter, als geheel, is elk van deze blokken nog steeds gelijktijdig met alle andere statements geplaatst buiten het.

een belangrijk aspect van Gedragscode is dat het niet beperkt is tot sequentiële logica. Daarmee kunnen we zowel sequentiële circuits als combinationele circuits bouwen.

de gedragsstatements zijn IF, WAIT, CASE en LOOP. Variabelen zijn ook beperkt en ze worden verondersteld te worden gebruikt in sequentiële code alleen. Variabele kan nooit globaal zijn, dus de waarde ervan kan niet direct worden doorgegeven.

structurele modellering

in deze modellering wordt een entiteit beschreven als een verzameling onderling verbonden componenten. Een component instantiation statement is een gelijktijdige statement. Daarom is de volgorde van deze verklaringen niet belangrijk. De structurele stijl van modellering beschrijft alleen een interconnectie van componenten (gezien als zwarte dozen), zonder enig gedrag van de componenten zelf of van de entiteit die ze collectief vertegenwoordigen te impliceren.

in Structural modeling bestaat het architectuurlichaam uit twee delen-het declaratieve deel (vóór het trefwoord begin) en het statementdeel (na het trefwoord begin).