VLSI Design-VHDL Introducere-Tutorialspoint

reclame

VHDL înseamnă limbaj de descriere hardware cu circuit integrat de mare viteză. Este un limbaj de programare folosit pentru a modela un sistem digital prin fluxul de date, stilul comportamental și structural de modelare. Această limbă a fost introdusă pentru prima dată în 1981 pentru Departamentul Apărării (DoD) în cadrul programului VHSIC.

descrierea unui Design

în VHDL o entitate este utilizată pentru a descrie un modul hardware. O entitate poate fi descrisă folosind,

declarație entitate
Arhitectură
configurare
declarație pachet
corp pachet

să vedem ce sunt acestea?

Declarația entității

definește numele, semnalele de ieșire de intrare și modurile unui modul hardware.

sintaxă−

entity entity_name is Port declaration;end entity_name;

o declarație de entitate ar trebui să înceapă cu ‘entitate’ și să se încheie cu ‘end’ cuvinte cheie. Direcția va fi de intrare, ieșire sau inout.

în	portul poate fi citit
Out	portul poate fi scris
Inout	portul poate fi citit și scris
tampon	portul poate fi citit și scris, poate avea o singură sursă.

arhitectura-

arhitectura poate fi descrisă folosind stilul structural, dataflow, comportamental sau mixt.

sintaxă−

architecture architecture_name of entity_name architecture_declarative_part;begin Statements;end architecture_name;

aici, ar trebui să specificăm numele entității pentru care scriem corpul arhitecturii. Declarațiile de arhitectură ar trebui să fie în interiorul cuvintelor cheie ‘begin’ și ‘xvnd’. Arhitectură partea declarativă poate conține variabile, constante sau declarație de componente.

modelarea fluxului de date

în acest stil de modelare, fluxul de date prin entitate este exprimat folosind semnalul concurent (paralel). Declarațiile concurente din VHDL sunt când și generează.

în afară de acestea, misiuni folosind numai operatori (și, nu, & plus;, *, sll, etc.) poate fi folosit și pentru a construi Cod.

în cele din urmă, un tip special de atribuire, numit bloc, poate fi folosit și în acest tip de cod.

în codul concurent, pot fi utilizate următoarele−

operatori
instrucțiunea when (when/ELSE sau WITH/SELECT/WHEN);
instrucțiunea GENERATE;
instrucțiunea BLOCK

modelare comportamentală

în acest stil de modelare, comportamentul unei entități ca set de instrucțiuni este executat secvențial în ordinea specificată. Numai declarațiile plasate în interiorul unui proces, funcție sau procedură sunt secvențiale.

procesele, funcțiile și procedurile sunt singurele secțiuni de cod care sunt executate secvențial.

cu toate acestea, în ansamblu, oricare dintre aceste blocuri este încă concurentă cu orice alte afirmații plasate în afara acestuia.

un aspect important al codului de comportament este că nu se limitează la logica secvențială. Într-adevăr, cu aceasta, putem construi circuite secvențiale, precum și circuite combinaționale.

declarațiile de comportament sunt IF, WAIT, CASE și LOOP. Variabilele sunt, de asemenea, restricționate și se presupune că sunt utilizate numai în cod secvențial. Variabila nu poate fi niciodată globală, deci valoarea sa nu poate fi transmisă direct.

modelare structurală

în această modelare, o entitate este descrisă ca un set de componente interconectate. O declarație de instanțiere componentă este o declarație concurentă. Prin urmare, ordinea acestor afirmații nu este importantă. Stilul structural de modelare descrie doar o interconectare a componentelor (privite ca cutii negre), fără a implica niciun comportament al componentelor în sine și nici al entității pe care o reprezintă colectiv.

în modelarea structurală, corpul arhitecturii este compus din două părți − partea declarativă (înainte de începerea cuvântului cheie) și partea de declarație (după începerea cuvântului cheie).